Strain integration and performance optimization in sub-20nm FDSOI CMOS technology

La technologie CMOS a base de Silicium completement deserte sur isolant (FDSOI) est consideree comme une option privilegiee pour les applications a faible consommation telles que les applications mobiles ou les objets connectes. Elle doit cela a son architecture garantissant un excellent comportement electrostatique des transistors ainsi qu'a l'integration de canaux contraints ameliorant la mobilite des porteurs. Ce travail de these explore des solutions innovantes en FDSOI pour nœuds 20nm et en deca, comprenant l'ingenierie de la contrainte mecanique a travers des etudes sur les materiaux, les dispositifs, les procedes d'integration et les dessins des circuits. Des simulations mecaniques, caracterisations physiques (µRaman), et integrations experimentales de canaux contraints (sSOI, SiGe) ou de procedes generant de la contrainte (nitrure, fluage de l'oxyde enterre) nous permettent d'apporter des recommandations pour la technologie et le dessin physique des transistors en FDSOI. Dans ce travail de these, nous avons etudie le transport dans les dispositifs a canal court, ce qui nous a amene a proposer une methode originale pour extraire simultanement la mobilite des porteurs et la resistance d'acces. Nous mettons ainsi en evidence la sensibilite de la resistance d'acces a la contrainte que ce soit pour des transistors FDSOI ou nanofils. Nous mettons en evidence et modelisons la relaxation de la contrainte dans le SiGe apparaissant lors de la gravure des motifs et causant des effets geometriques (LLE) dans les technologies FDSOI avancees. Nous proposons des solutions de type dessin ainsi que des solutions technologiques afin d'ameliorer la performance des cellules standard digitales et de memoire vive statique (SRAM). En particulier, nous demontrons l'efficacite d'une isolation duale pour la gestion de la contrainte et l'extension de la capacite de polarisation arriere, qui un atout majeur de la technologie FDSOI. Enfin, la technologie 3D sequentielle rend possible la polarisation arriere en regime dynamique, a travers une co-optimisation dessin/technologie (DTCO).