전자부품 내장기판 및 그 제조방법

본 발명은 전자부품이 내장된 기판에 관한 것으로, 캐비티를 포함하는 제1 절연층; 상기 캐비티 내부에 삽입되며, 적어도 일 이상의 외부전극을 갖는 전자부품; 상기 제1 절연층의 하부면 상에 형성되어 상기 전자부품이 안착되고, 상기 외부전극 일부를 노출시키는 적어도 일 이상의 가이드 홀을 포함하는 제1 금속 패턴; 상기 제1 절연층의 하부면 상에 형성되어 상기 제1 금속 패턴을 커버하는 제2 절연층; 상기 제2 절연층의 하부면에 형성되는 제1 회로 패턴; 및 상기 가이드 홀을 통해 노출되는 상기 외부전극과 상기 제1 회로 패턴을 전기적으로 연결하는 제1 비아를 포함할 수 있으며, 전자부품의 외부전극 사이즈가 종래보다 작아질 경우에도 외부전극과 비아 사이의 전기적 연결성이 개선될 수 있다.