Pmos-transistor mit niedriger schwellspannung sowie verfahren zu seiner herstellung

Der PMOS-Transistor mit niedriger Schwellspannung ist versehen mit einem p- dotierten Halbleitersubstrat (12), das eine Oberseite (16) aufweist, einem innerhalb des Halbleitersubstrats (12) ausgebildeten n-dotierten Wannengebiet (14), das sich bis zur Oberseite (16) des Halbleitersubstrats (12) erstreckt, einem p-dotierten Source-Anschlussgebiet (24) sowie einem p-dotierten Drain-Anschlussgebiet (26), die beide innerhalb des n-dotierten Wannengebiets (14) an der Oberseite (16) des Halbleitersubstrats (12) ausgebildet sind und einem Kanalgebiet (18), das auf der Oberseite (16) des Halbleitersubstrats (12) innerhalb des n-dotierten Wannengebiets (14) zwischen den Source-und Drain-Anschlussgebieten (24,26) angeordnet ist und ein source-seitiges sowie ein drain-seitiges Ende (68,74) aufweist. Das Kanalgebiet (18) weist ein Dotierstoffprofil auf, das - in Erstreckung zwischen den Source-und den Drain-Anschlussgebieten (24,26) betrachtet -entweder eine im Wesentlichen homogene oder eine uneinheitliche, insbesondere abnehmende oder ansteigende Dotierstoffkonzentration aufweist und durch thermische Diffusion von Ionen mindestens eines Dotierstoffs einer Ionenimplantationszone mit Ausmaskierung (34,34',34'',40,60) gebildet ist, welche mindestens einen zumindest teilweise innerhalb des Kanalgebiets (18) befindlichen Ausmaskierungsbereich (36,36',66,78) aufweist und einer sich uber das Kanalgebiet (18) erstreckenden, auf der Oberseite (16) des Halbleitersubstrats (12) angeordneten Gate-Isolationsschicht (20) mit einer Gate-Elektrode (22) auf dieser.