Étude et développement d’ASIC de lecture de détecteurs matriciels en CdTe pour application spatiale en technologie sub-micrométrique

Le travail presente dans ce manuscrit a ete effectue au sein de l’equipe de microelectronique de l’Institut de Recherche sur les lois Fondamentales de l’Univers (IRFU) du CEA. Il s’inscrit dans le contexte de la spectro-imagerie X et gamma pour la recherche en Astrophysique. Dans ce domaine, les futures experiences embarquees a bords de satellites necessiteront des instruments d’imagerie a tres hautes resolutions spatiales et energetiques.La resolution spectrale d’une gamma-camera est degradee par l’imperfection du detecteur lors de l’interaction photon-matiere lui-meme et par le bruit electronique. Si on ne peut reduire l’imprecision de conversion photon-charge du detecteur, on peut minimiser le bruit apporte par l’electronique de lecture. L’objectif de cette these est la conception d’une electronique integree de lecture de detecteur semi-conducteurs CdTe pixelises pour gamma-camera(s) compacte(s) et aboutable(s) sur 4 cotes a resolution spatiale « Fano limitee ». Les objectifs principaux de ce circuit integre sont: un tres bas bruit pour la mesure d’energie des rayons-X, une tres basse consommation, et une taille de canal de detection adaptee au pas des pixels CdTe. Pour concevoir une telle electronique, chaque parametre contribuant au bruit doit etre optimise. L’hybridation entre l’electronique de lecture et le detecteur est egalement un parametre clef qui fait generalement la resolution finale de l’instrument : en imposant une geometrie matricielle a l’ASIC adaptee au pas de 300 µm des pixels de CdTe, on peut esperer, reduire d’un facteur 10 la capacite parasite amenee par la connexion detecteur-electronique et ameliorer d’autant le bruit electronique tout en conservant une densite de puissance constante. Une bonne connaissance des proprietes du detecteur nous permet alors d’extraire ses parametres electroniques clefs pour concevoir l’architecture electronique de conversion et de filtrage optimale. Dans le cadre de cette these j’ai concu deux circuits integres en technologies CMOS XFAB 0.18 µm. Le premier, Caterpylar, est destine a caracteriser cette nouvelle technologie, y compris en radiation, identifier un etage d’entree pour le pixel adapte au detecteur, et valider par la mesure les resultats theoriques etablis sur deux architectures de filtrage, semi gaussien et « Multi-Correlated Double Sampling » (MCDS), approchant l’efficacite du filtrage optimal et adaptees aux applications finales. Le deuxieme circuit, D2R1, est un systeme complet, constitue de 256 canaux de lecture de detecteur CdTe, organises dans une matrice de 16×16 pixels. Chaque canal comprend un preamplificateur de charge adapte a des pixels de 300 μm×300 μm, un operateur de filtrage de type MCDS de profondeur programmable, d’un discriminateur auto-declenche a bas seuil de detection programmable par canal. L’ASIC a ete caracterise sans detecteur et est en voie d’etre hybride a une matrice de CdTe tres prochainement. Les resultats de caracterisations de la puce nue, en particulier en terme de produit puissance × bruit, sont excellents. La consommation de la puce est de 315 µW/ canal, la charge equivalente de bruit mesuree sur tous les canaux est de 29 electrons rms. Ces resultats valident le choix d’integration d’un filtrage de type MCDS, qui est, a notre connaissance une premiere mondiale pour la lecture de detecteurs CdTe. Par ailleurs, ils nous permettent d’envisager d’excellentes resolutions spectrales de l’ensemble detecteur+ASIC, de l’ordre de 600 eV FWHM a 60 keV.