Old Web
English
Sign In
Acemap
>
Paper
>
H.264/AVCにおけるAll-Zeroブロック検出および生成ビット数を予測可能なDCT・量子化アーキテクチャ(画像処理回路,システムオンシリコンを支える設計技術)
H.264/AVCにおけるAll-Zeroブロック検出および生成ビット数を予測可能なDCT・量子化アーキテクチャ(画像処理回路,システムオンシリコンを支える設計技術)
2009
taiju kuniyasu
tomoyuki kisida
takasi simamoto
Keywords:
Parallel computing
Very-large-scale integration
Context-adaptive variable-length coding
Computer science
Correction
Source
Cite
Save
Machine Reading By IdeaReader
0
References
0
Citations
NaN
KQI
[]