Old Web
English
Sign In
Acemap
>
Paper
>
2次元連続DP(2DCDP)のハードウェア実装による高速化とメモリ使用量の軽減(システムと信号処理及び一般)
2次元連続DP(2DCDP)のハードウェア実装による高速化とメモリ使用量の軽減(システムと信号処理及び一般)
2011
junko tazawa
yuuiti yaguti
tosiaki miyazaki
ryuuiti oka
Keywords:
Parallel computing
Field-programmable gate array
Computer science
Embedded system
Correction
Source
Cite
Save
Machine Reading By IdeaReader
0
References
0
Citations
NaN
KQI
[]