Entorno de simulación de arrays sistólicos

En este articulo se describe la estructura y funcionamiento de una herramienta software para simular arrays sistolicos, concebida como subsistema de un entorno automatico de diseno de arquitecturas sistolicas. El programa simula cada procesador del array asignandole un proceso Unix y la comunicacion entre procesadores se simula mediante memoria compartida. Un proceso de control se encarga de la sincronizacion del sistema comunicandose con cada proceso mediante pipes. El programa permite especificar la funcion de cada procesador elemental, la red de interconexion y la precision de los canales de comunicacion (n-bits o punto flotante). La ejecucion puede realizarse de diferentes modos y es posible modificar dinamicamente el funcionamiento del array mediante senales de control. El sistema entrega ficheros de informacion sobre la ejecucion de la simulacion, indicando los posibles errores.