Circuit differentiel d'attaque et de reception

Nouveaux circuits d'attaque et de reception servant a transmettre et a recevoir une paire de signaux differentiels. Le circuit d'attaque comprend des elements generateurs de signaux vrais et complementaires servant a generer en tandem une paire de signaux differentiels. Chacun de ces elements comprend un element a grand gain et au moins un element a faible gain. Le circuit a retard reagit au signal de donnees vrai et complementaire pour commander de maniere iterative l'element a grand gain et l'element a faible gain de chaque element generateur de signaux pour assurer la generation de la paire de signaux differentiels, ledit circuit a retard commandant l'element a grand gain de maniere retardee par rapport a l'element a faible gain afin de reduire les oscillations dans la paire de signaux differentiels. Le circuit de reception recoit par l'intermediaire d'une paire de lignes d'entree une paire de signaux differentiels de reception comportant des signaux de reception vrais et complementaires presentant des conditions predeterminees, et genere un signal de donnees vrai et complementaire. Pendant ses operations normales de reception, le circuit de reception genere des signaux vrais et complementaires en reponse a la paire de signaux differentiels de reception. Dans un mode de test, le circuit de reception compare, lors d'etapes separees, les niveaux de tension des signaux de reception vrais et complementaires a des tensions de seuil, et genere un signal d'erreur si le signal de reception vrai et complementaire selectionne ne presente pas le bon rapport au niveau de tension de la tension de seuil.