A memory control circuit and a voltage dividing circuit, the operating voltage

一种分压电路、操作电压的控制电路及存储器。 所述分压电路包括：接收晶体管，其源极接收待分压信号；m个串联的晶体管组，其中：前一个晶体管的栅极、漏极和后一个晶体管的源极相连；n个第一开关，第一开关包括第一端、第二端和第三端，其中：第一端连接晶体管组中相邻两个晶体管中前一个晶体管的漏极以及后一个晶体管的源极，第二端接地，第三端用于接收时序控制信号；n+1个第二开关，第二开关包括第一端、第二端和第三端，其中：第一端连接所述晶体管组中对应晶体管的源极，第二端用于输出分压电压，第三端用于接收时序控制信号。 本发明既可以节省芯片面积，又可以保证分压电路在待分压信号较低时也能正常工作。