Mécanisme d'isolation de ligne de bits lb améliorée pendant l'opération d'effacement pour mémoire non volatile

L'invention concerne un systeme permettant d'effacer un systeme memoire non volatil qui reduit la tension a travers le transistor qui interface entre un amplificateur de detection et la ligne de bits de sorte que la taille du transistor puisse etre reduite. De plus, l'utilisation de la tension inferieure permet de positionner plusieurs composants plus pres les uns des autres. L'utilisation de composants plus petits et d'espaces plus petits entre les composants permet au systeme memoire non volatil d'inclure plus de cellules memoires, permettant ainsi de memoriser plus de donnees.