세틀링 타임을 감소시키는 cds 회로, 이를 포함하는 이미지 센서

본 발명의 실시 예들에 따른 CDS(Correlated Double Sampling) 회로는 픽셀 신호 및 램프 신호를 비교하고, 비교 결과에 상응하는 비교 신호를 출력하는 비교기, 및 상기 비교기의 오프셋(offset) 성분을 제거하는 제1 스위치 및 제2 스위치를 포함하고, 상기 제1 스위치 및 상기 제2 스위치는 상기 제1 스위치 및 상기 제2 스위치의 스위칭 동작 이후부터, 아날로그-디지털 변환(ADC) 동작 이전까지의 세틀링 타임을 감소시키도록 구성된다.