Arquitecturas VLSI para la estimación de movimiento en codificación de imágenes

Para la codificacion de la senal de video se emplea usualmente (H.261, MPEG-1, MPEG-2) un esquema de codificacion hibrido en el que la Estimacion de Movimiento representa una parte importante del codificador. Para realizar la estimacion de movimiento se emplea el algoritmo de ajuste de bloques con diversas estrategias de busqueda. En este trabajo, se proponen arquitecturas eficientes para la estimacion de movimiento en tiempo real realizando busqueda exhaustiva o busqueda rapida e integrables en un sistema codificador completo usando tecnologia ASIC. Asimismo se presenta una evaluacion de la adecuacion de las FPGAs a la resolucion de este problema. Se presenta un amplio estudio de las arquitecturas propuestas en la literatura cientifica para la estimacion de movimiento con busquedaexhaustiva, estableciendo un conjunto de parametros que han permitido formalizar su comparacion. Finalmente, se proponen dos soluciones ASIC para realizar el algoritmo de ajuste de bloques con busqueda en tres pasos (TSS).