Procede et structure pour dissipation de charge dans des circuits integres

L'invention concerne des procedes et des structures ainsi que des procedes de conception de structures en vue de la dissipation de charge dans un circuit integre sur un substrat de type SOI. Une premiere structure inclut un anneau de dissipation de charge autour de la peripherie de la puce de circuit integre et une ou plusieurs bases de dissipation de charge reliees physiquement et electriquement aux bases de dissipation de charge. La couche de silicium et la couche de silicium non epitaxiee du substrat de type SOI sont reliees par l'anneau de garde et par les bases de dissipation de charge. La grille de repartition de masse de la puce de circuit integre est reliee a un segment de fil le plus eleve d'une ou plusieurs bases dissipation de charge. Une seconde structure remplace l'anneau de garde de dissipation de charge par des elements supplementaires de bases de dissipation de charge.