Réseaux systoliques spécifiques à base du processeur API15C

API15C est un processeur systolique VLSI etudie et realise a l'IRISA. Cette puce de 45.000 transistors (CMOS 2mm) a ete concue comme une brique de base pour etre exploitee par differentes architectures systoliques (lineaires, bidimensionnelles,...) de type SIMD. C'est un processeur 16bits disposant de 3 ports d'entrees/sorties paralleles. Etant prevu pour fonctionner dans un environnement SIMD, il n'integre pas de sequenceur interne. Par contre, son jeu d'instructions comporte quelques operations specifiques permettant d'exeeuter d'une maniere elegante, un certain nombre d'instructions conditionnelles. API15C est pilote par une horloge a 2 phases non recouvrantes et execute une instruction par cycle a une frequence maximum de 10 MIPS. Ce papier montre comment API15C peut etre utilise dans diverses architectures systoliques. Nous montrons en particulier, qu'il est tres bien adapte pour resoudre des problemes tels que la transmission de valeurs initiales aux processeurs peripheriques d'un tableau de processeurs. Nous decrivons egalement 2 realisations a base du processeur API15C. La premiere est un reseau lineaire de 18 elements dont la vocation est de couvrir une large gamme d'applications. La seconde est un reseau bidimensionnel tronque, specialement adapte a un type de calcul particulier : la comparaison de chaines de caracteres.