Modellierung eines wafer-scale Systems für pulsgekoppelte neuronale Netze

Kurzfassung — Beim Aufbau von konfigurierbaren wafer-scale Systemen fur pulsgekoppelte neuronale Netze werden hohe Anforderungen an die Kommuni­ kation zwischen einzelnen Komponenten gestellt. Zur Unterstutzung des Hardwareentwurfs, aber auch um die parallele Entwicklung der Software zu ermogli­ chen, konnen Simulationsmodelle verwendet werden. Der Aufbau der Architektur und die Implementierung als SystemC-Modell [1] werden beschrieben. Aus der Simulation sind Ruckschlusse auf die Architektur moglich, es ergeben sich aber auch Anforderungen an die zu entwickelnde Softwareumgebung.