Module memoire haute fiabilite a bus d'adresse et de commande insensible aux defaillances

L'invention concerne un module memoire en ligne, duel, haute fiabilite, a bus d'adresse et de commande insensible aux defaillances pouvant etre utilise dans un serveur. Ce module memoire est une carte d'environ 151,35 mm a 5,97 pouces de long, comportant une pluralite de contacts, certains etant redondants. Il comprend egalement une pluralite de DRAM, une boucle a verrouillage de phase, une EEPROM serielle 2 ou 32K bits, et un registre 28 bits 1 a 2 presentant un code de correction d'erreur (CCE), un controle de parite, un montage de circuits de signalisation de pannes multi-octets pour lecture par un bus independant, et des lignes d'erreurs en temps reel servant a determiner et a rapporter a la fois les etats d'erreur corrigibles et les etats d'erreur non corrigibles couples a la puce interface de memoire du serveur, ainsi qu'une unite de commande de memoire ou un processeur pour que l'unite de commande de memoire envoie des informations d'adresse et de commande au registre, par l'intermediaire de lignes d'adresse/commande et de bits de controle, a des fins de correction d'erreurs dans le registre CCE/parite. Le module selon l'invention presente un bus d'adresse et de commande insensible aux defaillances, ainsi que des aspects d'auto-depannage necessaires pour des systemes informatiques autonomes, compatibles avec les normes du secteur. Ce module memoire corrige les erreurs portant sur un seul bit sur le bus d'adresse ou de commande, et permet un fonctionnement de memoire continu, independamment de ces erreurs. Il peut egalement determiner un etat d'erreur portant sur deux bits. Les contacts redondants sur le module empechent ce qui serait autrement des points de defaillances uniques.