Analyse par XPS d'empilements High-K Metal Gate de transistors CMOS et corrélation des décalages d'énergie de liaison aux tensions de seuil

Les dernieres technologies microelectroniques embarquent des transistors dont les isolants de grille sont des isolants a forte constante dielectrique (high-k en anglais) associes a des grilles metalliques (on utilise l'abreviation HKMG pour high-k – metal gate). Si cet empilement permet de garder une quantite de charges suffisante dans le canal, il est plus difficile de controler les tensions de seuil des transistors a cause de la presence de charges et de dipole dans ces couches ou aux interfaces. Deux etudes preliminaires ont etabli qu'il existe une correlation entre les energies de liaisons des elements mesurees par XPS d'un empilement HKMG et la tension de seuil d'un transistor utilisant ce meme empilement. Des charges sont presentes dans les couches isolantes des empilements HKMG, conduisant a un decalage du potentiel electrostatique au sein de ces couches. Ceci induit une modification du travail de sortie effectif de l'electrode metallique du transistor. Et en XPS ces charges induisent une variation de l'energie cinetique des electrons extraits des couches se trouvant sous ces charges. L'objectif de cet these est de simuler de maniere quantitative l'impact electrostatique induit par ces charges et dipoles et de comparer cet impact aux decalages des raies XPS ainsi qu'aux mesures electriques des tensions de seuil des transistors. Ceci permettra ensuite d'estimer la variation des tensions seuil des transistors tres en amont dans le procede de fabrication