Unidad artimético lógica de la arquitectura SPARC a 300 MHz

El proposito de este articulo es el de presentar el diseno e implementacion de una unidad aritmetico logica de 32 bits, denominada GASPARC, usando la tecnologia H-GaAs II de VITESSE. Este diseno ha sido fabricado mediante los servicios del CMP, en el segundo run digital en Arseniuro de Galio. La estructura de la ALU disenada representa la unidad de enteros de un procesador SPARC. Todo el diseno se ha realizado usando la familia logica DCFL (Direct Coupled FET Logic), obteniendo una buena relacion de area-potencia. La tecnica de diseno utilizada ha sido full-custom, salvo las celulas de entrada/salida, las cuales se han tomado de la libreria de celulas estandares de VITESSE. El colocado y ruteado de la ALU se ha realizado manualmente, con la finalidad de optimizar el area ocupada por el circuito, y disminuir las caidas de tensiones en las alimentaciones.