Développement de méthodes de modélisation et de caractérisation hyperfréquences des réseaux d’interconnexions de circuits intégrés sub-CMOS 65 nm

L'integration toujours plus poussee, alliee a l'augmentation des frequences d'horloges, les reseaux d'interconnexions contribuent aujourd'hui a plus de 50% des temps de fonctionnement des circuits numeriques. La prediction rigoureuse des temps de retard et des amplitudes des signaux necessite une analyse sur un large spectre (DC-400Hz). La caracterisation des interconnexions «on-chip» isolees ainsi que les vias nous a permis d' etablir et de valider des modeles pour predire les performances electriques pour les generations futures. 'Une methode experimentale de caracterisation originale d'interconnexions couplees nous a permis d'etudier les phenomenes de diaphonie. Enfin la caracterisation et la modelisation de l'impact des dummies sur les performances des interconnexions a ete grandement developpee. Une procedure d'analyse dans Ie domaine temporel nous permet ensuite de quantifier l'impact des architectures du reseau d'interconnexions et des materiaux sur les performances electriques de ces interconnexions en termes de retards et de couplages inter et intra-niveaux. Ainsi, nous avons pu analyser et determiner l'impact des nouvelles filieres technologiques (CMOS 65nm a CMOS 32 nm) sur les performances electriques des interconnexions, en particulier les technologies les plus avancees tel que les integrations de dielectriques tres faibles permittivites (ultra-low-k), ou des architectures air-gap et les barrieres auto-positionnees. En vue de l'amelioration des performances des reseaux d'interconnexions nous offrons aux technologues et aux designers de circuit des outils d'expertise. Les travaux presentes ont ete realises en collaboration avec STMicroelectronics