Procede de synchronisation du temps de lecture dans un systeme memoire rapide

Ce procede consiste a egaliser le temps d'attente de lecture d'une pluralite d'unites memoire faisant partie d'un sous-systeme memoire rapide synchrone par l'utilisation d'au moins un signal indicateur. Ce signal indicateur presente des caracteristiques de propagation equivalentes a celles du signal d'horloge de lecture de maniere a compenser automatiquement les effets de la propagation du signal. Apres avoir detecte le signal indicateur, l'unite memoire commence a sortir des donnees associees a une commande de lecture recue precedemment au cours d'un nombre predetermine de cycles d'horloge. Pour chaque signal indicateur, le controleur de memoire determine lors de l'initialisation du systeme l'intervalle de temps requis entre l'emission d'une commande de lecture et l'emission du signal indicateur permettant d'egaliser les temps d'attente de lecture dans le systeme. Ces intervalles sont ensuite appliques aux transactions de lecture pendant le fonctionnement normal du systeme memoire.