A semiconductor memory device having a segmented word line structure

Ein lokaler Dekodierer (100), der die Aktivierung jeder Wortleitung (WL) steuert, weist einen ersten Transistor (101), der zwischen ersten und zweiten Knoten (N0, N2) geschaltet ist, einen zweiten Transistor (103), der zwischen einer Energieversorgungsspannung (Vcc) und dem ersten Knoten (N0) geschaltet ist, und einen Inverter (105) auf, der eine Wortleitung mit der Energieversorgungsspannung oder einer Massespannung (Vss) entsprechend der Spannung des ersten Knotens (N0) ansteuert. Wenn eine entsprechende Wortleitung aktiviert wird, wird der zweite Knoten (N2) auf die Massespannung eingestellt, wobei der erste Transistor eingeschaltet wird. In einem Burn-In-Test schaltet eine Burn-In-Steuerungsschaltung (30) den zweiten Transistor (103) in einem lokalen Dekodierer entsprechend einer zu aktivierenden Wortleitung zwangsweise aus.