Diseño de un circuito integrado para la sincronización de datos a alta velocidad

El trabajo que se presenta es el desarrollo de un sincronizador de fase automatico para circuitos en los que las entradas de datos de alta velocidad funcionan con una frecuencia de reloj igual a la del circuito emisor. Su principal caracteristica es que ha sido disenado para ser asociado a cada una de las entradas de datos de alta velocidad, pudiendo integrarse en el mismo ASIC que implementa el tratamiento de dichas senales. Este sincronizador puede ser utilizado como una celula mas en el diseno de circuitos integrados a la medida que ha de sintonizarse a la velocidad del reloj a la que se desee utilizar. La principal ventaja de esta solucion radica en el hecho de utilizar un menor numero de componentes que los circuitos convencionales de extraccion de reloj (lo que implica un menor coste), ya que se ha jugado la baza de estar especificamente disenado para un reducido ancho de banda en altas frecuencias.