A process for planarization with definable length planarization in semiconductor integrated circuits and such integrated semiconductor circuit

Verfahren zur Luckenfullung und Planarisierung zwischen und uber Metallbahnen (1) bei der Herstellung integrierter Halbleiterschaltungen, bei dem zwischen und uber Metallbahnen (1) eine Fullschicht (2) abgeschieden und einem Planarisierungsprozess unterworfen wird, wobei in einem ersten Schritt (A) die Fullschicht (2) mittels eines High-Density-Plasmaoxid(HDP)-Abscheideprozesses in einer Dicke so abgeschieden wird, dass sie die Lucken zwischen den auf einem Niveau liegenden Metallbahnen (1) eben auffullt; in einem zweiten Schritt (B) eine dielektrische Schicht (3) uber der Fullschicht (2) durch einen konformen Prozess in einer bestimmten Abscheidedicke abgeschieden, und in einem dritten Schritt (C) bis auf eine gewunschte Dicke eingeebnet wird, dadurch gekennzeichnet, dass in dem zweiten Schritt (B) eine gewunschte Planarisierungslange (a) uber der im ersten Schritt (A) abgeschiedenen Fullschicht (2) durch die Abscheidedicke der dielektrischen Schicht (3) bestimmt wird, und in dem Schritt (C) die Einebnung der dielektrischen Schicht (3) durch...