SHA-2（256，384，512）系列算法的硬件实现

在同一系统中存在着对安全性要求不同的应用，可能需要对SHA--256、SHA-384、SHA一512算法进行选择，目前大部分研究只是对这几种算法单独地进行了硬件实现．本文提出了一种SHA--2（256，384，512）系列算法的VLSI结构，基于这种结构，根据不同的要求，每一种SHA-2算法都可以单独灵活地执行．本文还对该系列算法和各个独立sHA-2算法的FPGA实现进行了比较，结果表明，在面积较SHA-256实现增加40％，而与SHA-384／512基本相同的情况下，频率可达到74MHz．