Speichervorrichtung mit Reihendecodierer

Speichervorrichtung mit einem Wortdecodierer, welcher Wortdecodierer umfast: eine Wortdecodierschaltung (60) mit einem Ausgang, um ein Setzsignal (SS3) als Reaktion auf ein vordecodiertes Reihenadressensignal (SS1, SS2) vorzusehen; und eine Verriegelungsschaltung (70A, 70B), die zwischen dem Ausgang der Wortdecodierschaltung (60) und einer von Wortleitungen (WL) in einem Speicherzellenarray gekoppelt ist, bei der die Verriegelungsschaltung (70A, 70B) umfast: einen PMOS-Transistor (721, 711) und einen NMOS-Transistor (722, 712), die zwischen ersten und zweiten Energiequellenpotentialen (VDD, VSS) seriell verbunden sind; einen ersten MOS-Transistor (73, 74A), der mit einem des PMOS-Transistors (721, 711) oder NMOS-Transistors (722, 712) parallel verbunden ist; und einen zweiten MOS-Transistor (73X, 74A), der mit dem anderen des PMOS-Transistors (721, 711) oder NMOS-Transistors (722, 712) seriell verbunden ist, welcher zweite MOS-Transistor (73X, 74A) auf solch eine Weise betrieben wird, das ein Ein/Aus-Zustand des zweiten MOS-Transistors entgegengesetzt zu dem des ersten MOS-Transistos ist, wobei ein Auswahlsignal (WMSEL,...