Old Web
English
Sign In
Acemap
>
Paper
>
3D NANDフラッシュメモリの製造技術を用いた縦型垂直積層トランジスタによって構成されたCMOS NAND/NOR回路の提案
3D NANDフラッシュメモリの製造技術を用いた縦型垂直積層トランジスタによって構成されたCMOS NAND/NOR回路の提案
2017
yokota tomohiro
watanabe juu ka
Keywords:
Parallel computing
NAND gate
Computer science
Correction
Source
Cite
Save
Machine Reading By IdeaReader
0
References
0
Citations
NaN
KQI
[]