Implantation VLSI de l'échantillonnage d'un contour à l'aide d'une spécification flot de données conditionné

Cet article presente une nouvelle approche permettant de synthetiser automatiquement le circuit VLSI implantant un algorithme specifie et verifie avec un graphe flot de donnees conditionne. Un algorithme d'echantillonnage de contour, classique en traitement d'images, est utilise comme exemple pour illustrer l'approche. On le specifie et on le verifie avec le langage synchrone flot de donnees conditionne SIGNAL afin de produire directement, en utilisant des regles simples, le schema logique correspondant. Ce dernier servira d'entree a un logiciel de CAO de synthese automatique de circuit, pour produire un circuit VLSI.