L'enseignement du test des circuits logiques à l'université Paris VI

Un cycle complet de cours et de travaux pratiques est destine a sensibiliser les etudiants du DEA MEMI ― option Architecture ― et les etudiants du DESS CIMI de l'universite Paris 6 au probleme du test logique des circuits ASIC (Application Specific Integrated Circuit) a la conception et apres fabrication. Il s'inscrit apres la realisation en projet de tronc commun d'un clone d'un petit microprocesseur, un AMD2901 [1], dans lequel la technique du chemin de test a ete implantee. La valisation du circuit necessite l'utilisation des outils de la chaine ALLIANCE [3] (une chaine complete d'outil:s de CAO pour l'enseignement de la conception de circuits VLSI developpee au laboratoire CAO & VLSI/MASI) et des outils fournis par le CNFM (Comite National de Formation en Microelectronique) et EUROCHIP. La partie travaux pratiques dure trois semaines, a raison d'un apres-midi par semaine en presence d'encadrants, et d'un apres-midi en libre service. Une trentaine d'etudiants ont pu suivre cette formation au cours des trois dernieres annees universitaires