Dispositif comprenant un circuit integre a semi-conducteur

Cette invention concerne un dispositif comprenant un circuit integre a semi-conducteur et permettant de transferer des donnees a grande vitesse. La commande d'attente est eliminee de maniere a ce qu'un circuit logique puisse acceder a la memoire DRAM lors de la periode de regeneration automatique de celle-ci. Ce circuit integre comprend, d'une part, une puce qui comprend un micro-ordinateur incorpore a une UCT, des memoires et des circuits peripheriques ainsi qu'une memoire flash et, d'autre part, une autre puce qui comprend des memoires DRAM et un circuit logique tel qu'un circuit integre a application specifique (ASIC). La commande de la memoire DRAM depend du mode de celle-ci, a savoir si elle se trouve en periode d'acces normal ou en periode de regeneration automatique. Lorsque la memoire DRAM se trouve en periode de regeneration automatique, les operations de regeneration sont annulees de sorte que le circuit logique puisse acceder a ladite memoire DRAM lorsqu'il en fait la requete en utilisant des signaux de lecture/ecriture (R/W).