Modélisation et Simulation Rapide au niveau cycle pour l'Exploration Architecturale de Systèmes Intégrés sur puce

La modelisation d'un systeme integre sur puce necessite la specification de l'application logicielle et la modelisation de l'architecture materielle puis le deploiement du logiciel sur ce materiel. L'objectif du concepteur de systemes integres est de trouver la meilleure solution de deploiement pour optimiser les criteres de surface de silicium, de consommation d'energie, et de performances. Ces criteres sont le plus souvent evalues par simulation. En raison du grand nombre de parametres de l'architecture materielle et des choix dans le deploiement du logiciel sur l'architecture, le temps necessaire pour les simulations est important. Les outils permettant de reduire ce temps presentent un grand interet. Cette these presente des principes et des outils pour faciliter le developpement des architectures materielles et pour accelerer la simulation de modeles d'architectures synchrones decrites en langage SystemC, precis au cycle pres et au bit pres. Ce document est constitue de quatre chapitres : • La modelisation de composants materiels en SystemC sous la forme d'automates synchrones communicants (CFSM) ; • La generation de modeles SystemC, pour la simulation, a partir de descriptions synthetisables VHDL au niveau RTL ; • La verification des regles d'ecriture des modeles SystemC ; • La simulation rapide a l'aide d'une technique d'ordonnancement totalement statique. Ces outils permettent au concepteur de construire rapidement une architecture materielle a l'aide de composants synthetisables au niveau RTL et de composants SystemC, respectant le modele des CFSM. SystemCASS simule une telle architecture avec une acceleration superieure a un facteur 12 par rapport a un simulateur a echeancier dynamique.