A computer-implemented system and method for translating instructions of a verification electronic design

Computerimplementiertes Verfahren zum Ubersetzung von Verifizierungs-Befehlen eines elektronischen Designs, mit den Schritten: Empfangen des elektronischen Designs; Empfangen von mindestens einem analogen Test-Harnisch-Modell, das mindestens eine indirekte Verzweigungs-Beitrags-Aussage enthalt; Ubersetzen der mindestens einen indirekten Verzweigungs-Beitrags-Aussage in eine Mehrzahl von direkten Verzweigungs-Beitrags-Operatoren zumindest teilweise basierend auf dem mindestens einen analogen Test-Harnisch-Modell; und Erzeugen einer Netzliste zumindest teilweise basierend auf der Ubersetzung.