Integrierter Schaltungsbaustein und Speichersystem mit Datenpuffer sowie zugehöriges Steuerverfahren

Integrierter Schaltungsbaustein mit – einem Datenpuffer (800, 900) und – einer Datenbreitensteuerschaltung (100, 200, 300) zum selektiven Steuern einer Datenbreite des Datenpuffers (800, 900) in Reaktion auf ein externes Adressensignal (ADDR ), wobei die Datenbreitensteuerschaltung (100, 200, 300) folgende Komponenten umfasst: – einen Decoder (100) zum Decodieren des externen Adressensignals (ADDR ) und zum Erzeugen eines ersten Steuersignals in Reaktion auf einen Datenlesebefehl (READ) oder einen Datenschreibbefehl (WRITE), – eine Dateneingabepuffersteuerschaltung (300), die in Reaktion auf den Datenschreibbefehl (WRITE) aktiviert wird und ein zweites Steuersignal zum Steuern der Datenbreite des Dateneingabepuffers (900) basierend auf dem ersten Steuersignal erzeugt, und – eine Datenausgabepuffersteuerschaltung (200), die in Reaktion auf den Datenlesebefehl (READ) aktiviert wird und ein zweites Steuersignal zum Steuern der Datenbreite des Datenausgabepuffers (800) basierend auf dem ersten Steuersignal erzeugt.