Initialisation et test à la mise sous tension pour un système de mémoire à interconnexion en cascade

L'invention porte sur un tampon de memoire, un systeme de memoire et un procede pour une initialisation et un test a la mise sous tension pour un systeme de memoire a interconnexion en cascade. Le tampon de memoire comprend une interface de bus vers des liaisons dans un canal a vitesse elevee pour communiquer avec un controleur de memoire par l'intermediaire d'une connexion directe ou par l'intermediaire d'une interconnexion en cascade a travers un autre tampon de memoire. L'interface peut fonctionner dans un mode SBC et un mode a vitesse elevee. Le tampon de memoire comprend egalement un esclave d'interface d'entretien (FSI) pour recevoir des signaux FSI depuis un maitre FSI. De plus, le tampon de memoire comprend une logique pour executer une sequence d'apprentissage de mise sous tension et d'initialisation a l'initiative du controleur de memoire.