Delay locked operation in semiconductor memory device

一种半导体存储器件具有可以在各种运行模式中恰当地控制延迟锁定回路的控制电路。 该半导体存储器件包括时钟缓冲器，用于从外部接收系统时钟并作为内部时钟输出，延迟锁定回路单元，用于控制该内部时钟的延迟以使数据输出时间与系统时钟同步，数据输出缓冲器，用于将数据与延迟锁定内部时钟同步，由此输出该数据，以及时钟缓冲器控制单元，用于响应前运行状态而产生控制时钟缓冲器的开/关转换的启动信号。