Identification de lignes de mémoire cache hautement conflictuelles dans des environnements informatiques à mémoire transactionnelle

Des lignes de memoire cache dans un environnement informatique a memoire transactionnelle sont configurables au moyen d'un mode de coherence et sont associees a un indicateur de degre de conflit eleve. Des lignes de memoire cache en mode de coherence de ligne complete sont exploitees ou gerees au moyen d'une granularite de ligne complete. Des lignes de memoire cache en mode de coherence de sous-ligne sont exploitees ou gerees en tant que parties de ligne de sous-memoire cache d'une ligne de memoire cache complete. Une ligne de memoire cache est mise en mode de coherence de sous-ligne sur la base d'un examen de l'indicateur de degre de conflit eleve. Une transaction accedant a une adresse memoire dans une ligne de memoire cache en mode de coherence de sous-ligne marque uniquement la partie de ligne de sous-memoire cache associee a l'adresse memoire comme ayant fait l'objet d'un acces de nature transactionnelle. L'indicateur de degre de conflit eleve peut etre compris dans un ensemble de bits descriptifs associes a la ligne de memoire cache. Une copie de l'indicateur de degre de conflit eleve pour une ligne de memoire cache dans une premiere memoire cache peut etre mise a jour au moyen de l'indicateur de degre de conflit eleve pour la ligne de memoire cache dans une seconde memoire cache.