Blocs de mémoire vive fgpa optimisés pour être utilisés comme piles

L'invention concerne un circuit de memoire a acces aleatoire qui est concu pour etre utilise dans un dispositif a circuit integre constitue d'un reseau prediffuse programmable par l'utilisateur (FPGA). Le circuit FPGA comprend un reseau programmable avec des modules logiques et des interconnexions de routage qui peuvent etre couplees de facon programmable aux modules logiques et au circuit de RAM. Le circuit de RAM possede trois ports : un premier port de lecture, un second port de lecture et un port d'ecriture. Les ports de lecture peuvent etre definis comme synchrones ou asynchrones de facon programmable et ils possedent un registre pipeline de sortie qui peut etre court-circuite de facon programmable. Le circuit de RAM est specialement bien concu pour mettre en œuvre des piles. L'invention concerne en outre un nouveau procede d'interconnexion.