Procédé de fabrication d'une structure semi-conductrice utile pour réaliser une cellule mémoire non volatile à double gâchette

La presente invention concerne un procede de fabrication d'un dispositif semi-conducteur (10) sur une couche semi-conductrice (12). Le procede consiste : a former une couche dielectrique de gâchette selective (14) sur la couche semi-conductrice (12) ; a former une couche de gâchette selective (16) sur la couche dielectrique de gâchette selective (14) ; et a former une paroi laterale de la couche de gâchette selective (16) en retirant au moins une partie de la couche de gâchette selective. Le procede consiste en outre a faire croitre une couche sacrificielle (22) sur au moins une partie de la paroi laterale de la couche de gâchette selective (16) et sous au moins une partie de la couche de gâchette selective (16) et a retirer la couche sacrificielle (22) pour exposer une surface de la ou des partie(s) de la paroi laterale de la couche de gâchette selective et une surface de la couche semi-conductrice sous la couche de gâchette selective. Le procede consiste en outre a former une couche dielectrique de gâchette de commande (28), une couche d'accumulation de charge (32) et une couche de gâchette de commande (34).