Test automatique intégré destiné à une architecture de mémoire empilée

L'invention concerne un test automatique integre destine a une architecture de memoire empilee. Un mode de realisation d'un dispositif de memoire comprend une pile de memoire comprenant un ou plusieurs elements de DRAM (memoire vive dynamique) ; et un element de systeme permettant de commander la pile de memoire. L'element de systeme comprend un moteur de test automatique integre (BIST) permettant de generer un evenement de test d'ecriture ou un evenement de test de lecture pour la pile de memoire, une interface de test permettant de recevoir des donnees de test pour un evenement de test d'ecriture ou les evenements de test de lecture a partir du moteur BIST, et une unite de commande de memoire, la commande de memoire permettant de recevoir au moins une partie des donnees de test de l'interface de test et de mettre en œuvre l'evenement de test d'ecriture ou l'evenement de test de lecture au niveau des elements de la DRAM de la pile de memoire.