Dispositif de mémoire asynchrone à accès séquentiel et procédé de stockage et de lecture correspondant

Le dispositif de memoire asynchrone a acces sequentiel comprend: une memoire a acces aleatoire double port asynchrone (MVDP), un generateur d'adresses d'ecriture (CE) pour delivrer au port d'entree de la memoire, en reponse a des signaux de validation d'ecriture (ATE), des informations d'adresses d'ecriture successives (ADE) respectivement associees a des donnees successives (DE) a stocker sequentiellement selon un ordre d'ecriture predetermine, un generateur d'adresses de lecture (CL) pour delivrer au port de sortie de la memoire, en reponse a des signaux de validation de lecture (ATL), des informations d'adresses de lecture successives (ADL) respectivement associees a des donnees successives (DL) a lire sequentiellement selon un ordre de lecture predetermine, des moyens de detection de la stabilite des informations d'adresses delivrees par les generateurs d'adresses, et des moyens de determination (GAE, GAL, ST1, ST2) du niveau de remplissage de la memoire, a partir des informations d'adresses stables delivrees par les generateurs d'adresses.