Compresión de imágenes estáticas en FPGA

Este articulo presenta el diseno y la realizacion de un prototipo capaz de comprimir imagenes capturadas de una senal de video con el fin de reducir su tamano y poder almacenarlas para su posterior descompresion y representacion. Se trata de un prototipo que complementa los actuales sistemas de circuito cerrado, de control de accesos o de videoporteros. Las imagenes se obtienen de una camara de video con estandar CCIR, y es el nucleo una FPGA que implementa el algoritmo de comprension basado en la DCT.