Transistor à effet de champ (fet) à jonction silicium sur isolant (soi) à contrainte ayant des régions de dispositif de tension et de compression

L'invention concerne un procede de fabrication d'un transistor a effet de champ ayant une region de canal dans une couche semi-conductrice isolante d'un substrat SOI. De preference, dans un tel procede, une couche contrainte sacrificielle est formee pour recouvrir une premiere partie d'une region semi-conductrice active mais pour ne pas recouvrir une seconde partie de region semi-conductrice active qui partage une limite commune avec la premiere partie. Apres avoir forme des tranchees dans la couche de SOI, le substrat SOI est chauffe avec la couche contrainte sur celui-ci de maniere suffisante pour provoquer un relâchement de la couche contrainte, faisant de ce fait que la couche contrainte applique une premiere contrainte sur la premiere partie et applique une seconde contrainte sur la seconde partie. Par exemple, lorsque la premiere contrainte est une contrainte de traction, la seconde contrainte est une contrainte de compression, ou la premiere contrainte peut etre une contrainte de compression et la seconde contrainte une contrainte de traction.