MUX-buffer开关互连结构的FPGA芯片I／O互连设计

硬件结构及电子设计的质量是决定FPGA性能的两个重要因素。针对这两个方面，提出了一种通用的FP-GA芯片I／O互连结构，利用“回线”的终端互补原理对各种互连线的悬空终端进行连接。根据所提出的I／O互连结构的特点，在较少编程点的前提下，减少传输管级联个数，对多路选择器和缓冲器进行优化，提出了一种节省芯片面积且速度较快的基于MUX-Buffer结构的布线开关。该结构已在FPGA芯片中实现，对I／O互连的仿真及测试结果表明，所提出的结构及电路实现具有很好的延时可预测性，与常规MUX结构相比，面积-延时乘积降低了10％左右。