一种基于40 nm CMOS工艺12位60 MHz流水线模数转换器

采用带采样/保持电路,由10级1.5位每级级电路和最后一级为2位flash ADC组成的流水线结构,设计了一种12位60 MHz高性能流水线模数转换器.在设计中采用栅压自举开关降低非线性,采用带增益自举的折叠式共源共栅输入级和AB类输出级的运放,采用动态锁存比较器,同时逐级优化级电路中采样电容以及运放的增益和带宽.在SMIC 40 nm CMOS 工艺下,当输入信号为1.875 MHz,采样速率为60 MHz时, SNDR为68.7 dB, SFDR为74.6 dB, ENOB为11.12 bit,芯片的核心面积为0.95 mm2,1.1 V的电源电压下,消耗的总电流为56 mA.