クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)