位相インターポレータ、タイミング信号発生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路システム

(57)【要約】 【課題】 多ビットの伝送においては、各ビットにおけ る最適な受信タイミングが異なるため、各ビット毎に、 例えば、ＤＬＬ回路を設ける必要があるが、そうすると 回路規模が大きくなり過ぎるという課題がある。 【解決手段】 入力された基準信号ＣＫｒと同一の周期 或いは位相を有する内部信号ＣＫinをフィードバック制 御して生成する親回路１と、該親回路１からの内部信号 ＣＫinおよび制御信号ＣＳを受け取って、前記基準信号 ＣＫｒに対して所定のタイミングを有するタイミング信 号ＴＳを発生する子回路２とを備えるように構成する。