Delay circuit, the test apparatus, the timing generator, the test module, and an electronic device

入力信号を遅延させて出力する遅延回路であって、入力信号を受け取り、入力信号を遅延させて出力する第１の遅延素子と、第１の遅延素子が出力する遅延信号を受け取り、第１の遅延素子において生じる遅延信号の波形のなまりを補正して出力するバッファとを備える遅延回路を提供する。 遅延回路は、バッファが出力する遅延信号を受け取り、遅延信号を遅延させて出力する第２の遅延素子を更に備えてよい。