Old Web
English
Sign In
Acemap
>
Paper
>
最小経路数に基づく構造探索を導入したブロック構造ニューラルネットワーク学習法 (特集 平成27年電子・情報・システム部門大会)
最小経路数に基づく構造探索を導入したブロック構造ニューラルネットワーク学習法 (特集 平成27年電子・情報・システム部門大会)
2016
naoto norimatu
seiiti koakutu
suguru okamoto
Keywords:
Field-programmable gate array
Parallel computing
Genetic algorithm
Evolvable hardware
Computer science
Embedded system
Correction
Source
Cite
Save
Machine Reading By IdeaReader
0
References
0
Citations
NaN
KQI
[]