Mise en œuvre sur puce commune pour dispositifs de mémoire

L'invention concerne un dispositif de memoire et un controleur de memoire susceptibles de s'interfacer via un bus de donnees de systeme dote d'une bande passante plus etroite que celle d'un bus de donnees interne au dispositif de memoire. Le dispositif de memoire et le controleur de memoire transferent des donnees via le bus de donnees de systeme sur toutes les periodes de transfert d'une longueur de salve, mais emettent moins de bits qu'il ne serait necessaire pour que l'echange transfere tous les bits susceptibles d'etre lus ou ecrits sur le bus interne de donnees du dispositif de memoire. Le dispositif de memoire peut posseder differents modes de fonctionnement pour permettre l'utilisation d'un dispositif de memoire commun dans differentes configurations du systeme en fonction de la capacite a s'interfacer avec le bus de donnees de systeme a bande passante plus etroite.