Antememoire et procede de commande

La presente invention porte sur des antememoires destinees a des processeurs respectifs qui sont relies entre eux par un reseau de connexion commun et relies a une memoire principale. Chaque antememoire conserve une partie des donnees de la memoire principale dans des unites de ligne d'antememoire et determine l'etiquette d'etat d'un protocole MESI, par exemple, utilise pour controler la coherence des donnees, pour chaque ligne d'antememoire. S'il existe une requete de prelecture accompagnee d'une requete de lecture faite par un processeur, un controleur d'antememoire execute une faible operation de lecture pour provoquer ainsi l'echec de la requete de prelecture en raison d'un protocole de prelecture s'appliquant lorsque les donnees stockees dans d'autres antememoires ne peuvent etre lues sauf si l'etiquette d'etat est changee. De plus, le controleur d'antememoire lit les donnees de prelecture sans changer l'etiquette d'etat des autres antememoires et stocke les donnees dans un etat de lecture faible W. Les donnees dans l'etat de lecture faible sont rendues inefficaces par une operation de synchronisation de coherence de memoire effectuee par un logiciel. En outre, le controleur d'antememoire stocke les donnees de prelecture dans une antememoire en mode de stockage passif et ne rapporte pas le stockage des donnees de prelecture meme si les donnees de prelecture doivent etre lues par une autre unite d'antememoire.