Phase-locked loop (PLL) with -Taktgeber programierbarem skew and programmable frequency

Phasenregelkreis (PLL)-Taktgeber mit programmierbarer Frequenz, um, bezogen auf ein Referenzsignal, ein Taktsignal zu erzeugen, wobei der PLL-Taktgeber umfasst: mehrere erste Frequenzteiler mit jeweils einem Eingabeterminal und einem Ausgabeterminal, worin die Eingabeterminals der ersten Frequenzteiler mit dem Referenzsignal verbunden sind, einen ersten Multiplexer mit mehreren Eingabeterminals, einem Ausgabeterminal und einer ersten Auswahl-Eingabe, worin die Eingabeterminals des ersten Multiplexers mit den Ausgabeterminals der ersten Frequenzteiler verbunden sind, sodass eines der Eingabesignale zu dem ersten Multiplexer durch die erste Auswahl-Eingabe ausgewahlt wird, um zu dem Ausgabeterminal des ersten Multiplexers zu koppeln, mehrere zweite Frequenzteiler mit jeweils einem Eingabeterminal und einem Ausgabeterminal, worin die Eingabeterminals der zweiten Frequenzteiler mit einem Ruckkopplungssignal verbunden sind, einen zweiten Multiplexer mit mehreren Eingabeterminals, einem Ausgabeterminal und einer zweiten Auswahl-Eingabe, worin die Eingabeterminals des zweiten Multiplexers mit den Ausgabeterminals der zweiten Frequenzteiler verbunden sind, sodass eines der Eingabesignale zu dem zweiten Multiplexer durch die zweite...